时间频率学报

2018, v.41(04) 317-325

[打印本页] [关闭]
本期目录(Current Issue) | 过刊浏览(Past Issue) | 高级检索(Advanced Search)

SDH E1时隙可配帧格式及数据编码的设计与FPGA实现技术
Design and FPGA implementation technology of SDH E1 slot format and data encode

池飞;武建锋;何在民;

摘要(Abstract):

SDH(synchronous digital hierarchy)光纤网络在国防、电力、通信和交通等行业存在广泛的应用,E1通道具有可靠性和稳定性高的特点,可采用E1通道实现整个SDH光纤网络的时间同步。在介绍E1帧格式及HDB3编码原理的基础上,同时兼顾SDH光纤网络数据传输核心业务,设计并实现了时隙可配的SDH E1帧格式,针对传统SDH E1帧格式占用时隙固定、灵活性差等不足,设计了E1可配置时隙的帧格式传输结构,基于FPGA(field programmable gate array)实现了时码信息在E1帧格式31时隙中任意一个时隙的HDB3编码发送,验证了E1可配时隙帧格式生成和HDB3编解码的可行性及正确性。该设计极大增强SDH光纤网络时间同步的灵活性,提高了用户使用的便捷性。

关键词(KeyWords): SDH E1;可配时隙;数据编码;帧格式;现场可编程门阵列

Abstract:

Keywords:

基金项目(Foundation): 地理信息工程国家重点实验室资助项目(SKLGIE2016-M-1-3);; 中国科学院“西部之光”人才培养计划西部青年学者B类基金资助项目(Y607YR8601)

作者(Author): 池飞;武建锋;何在民;

Email:

DOI: 10.13875/j.issn.1674-0637.2018-04-0317-09

参考文献(References):

扩展功能
本文信息
服务与反馈
本文关键词相关文章
本文作者相关文章
中国知网
分享