时间频率学报

2006, (01) 27-34

[打印本页] [关闭]
本期目录(Current Issue) | 过刊浏览(Past Issue) | 高级检索(Advanced Search)

一种基于DSP和FPGA的低频时码接收机设计
A Design of Low Frequency Time-Code Receiver Based on DSP and FPGA

李国栋;许林生;

摘要(Abstract):

介绍了一种基于数字信号处理器(DSP)和现场可编程门阵列(FPGA)的低频时码接收机的硬件组成,描述了该接收机系统实现时间同步的方法,阐述了DSP和FP-GA的软件设计,给出了测试和仿真结果。该设计方案具有精度高、可靠性强、扩展性好等优点。

关键词(KeyWords): 低频时码;数字接收机;数字信号处理器;现场可编程门阵列

Abstract:

Keywords:

基金项目(Foundation):

作者(Author): 李国栋;许林生;

Email:

DOI:

扩展功能
本文信息
服务与反馈
本文关键词相关文章
本文作者相关文章
中国知网
分享